

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-131640

(43)Date of publication of application : 21.05.1990

(51)Int.Cl.

H04J 14/08

H04J 3/00

(21)Application number : 63-285527

(71)Applicant : NEC CORP

(22)Date of filing : 11.11.1988


(72)Inventor : TANUMA HIROSHI

## (54) ELECTRIC SIGNAL MULTIPLEXING CIRCUIT FOR OPTICAL MODULE

### (57)Abstract:

**PURPOSE:** To increase the number of signals to be multiplexed simply without the need of a change in an optical module and an optical fiber by using a digital analog conversion section so as to apply multiplexing and using an analog digital conversion section so as to apply decoding.

**CONSTITUTION:** A transmission signal latch section 11 in a data transmission section latches plural digital transmission signals SD0, SD1, SD2 and SD3 to be sent by using a latch clock signal LCLK. A DA conversion section 12 combines plural latched signals LD0, LD1, LD2 and LD3 to apply analog conversion while using them as digital inputs and outputs an analog transmission signal SA to a light emission section 13. An amplifier section 21 of a data reception section receives an analog reception signal subject to conversion output into an electric signal at the photodetection section 20, amplifies it and outputs an analog reception signal RA and an AD conversion section 22 receiving an analog reception signal RA, converts the signal into a digital signal and decodes it into plural digital reception signals RD0, RD1, RD2 and RD3.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平2-131640

⑬ Int. Cl.<sup>5</sup>

識別記号

庁内整理番号

⑭ 公開 平成2年(1990)5月21日

H 04 J 14/08  
3/00

Q

6914-5K  
8523-5K

H 04 B 9/00

D

審査請求 未請求 請求項の数 2 (全10頁)

⑮ 発明の名称 光モジュール用電気信号多重化回路

⑯ 特 願 昭63-285527

⑰ 出 願 昭63(1988)11月11日

⑱ 発 明 者 田 沼 博 志 東京都港区芝5丁目33番1号 日本電気株式会社内  
⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号  
⑳ 代 理 人 弁理士 井出 直孝

## 明 細 書

### 1. 発明の名称

光モジュール用電気信号多重化回路

### 2. 特許請求の範囲

1. 入力される電気信号を光信号に変換送信する発光部を含むデータ送信部と、受信した前記光信号を電気信号に変換出力する受光部を含むデータ受信部とを備えた光モジュール用電気信号多重化回路において、

前記データ送信部は、送信される複数のデジタル送信信号をラッチする送信信号ラッチ部と、この送信信号ラッチ部でラッチされた複数のラッチ信号を組合せデジタル入力としてアナログ変換を行いアナログ出力信号を前記発光部に対して出力するデジタルアナログ変換部とを含み、

前記データ受信部は、前記受光部で電気信号に変換出力されたアナログ受信信号をデジタル変換し複数のデジタル受信信号に復元するアナ

ログデジタル変換部を含む

ことを特徴とする光モジュール用電気信号多重化回路。

2. 請求項1の光モジュール用電気信号多重化回路において、

前記データ送信部は、基本クロック信号より前記送信信号ラッチ部に対する送信信号ラッチクロック信号と、前記デジタルアナログ変換部に対するピーク電圧信号とを発生出力するピーク電圧信号発生回路を含み、前記デジタルアナログ変換部は前記ピーク電圧信号を基準電圧とする構成であり、

前記データ受信部は、前記受光部からのアナログ受信信号のピーク値をホールドし前記アナログデジタル変換部に対して基準電圧として出力するピーク電圧ホールド部を含む

ことを特徴とする光モジュール用電気信号多重化回路。

## 3. 発明の詳細な説明

## 〔産業上の利用分野〕

本発明は光データリンクに利用され、特に、電気信号の多重化および多重化復元を行う光モジュール用電気信号多重化回路に関する。

## 〔概要〕

本発明は、複数のデジタル送信信号を多重化して光信号に変換送信し、受信した光信号を複数のデジタル受信信号に復元化する光モジュール用電気信号多重化回路において、

前記多重化をデジタルアナログ変換部により行い、前記復元化をアナログデジタル変換部により行うことにより、

さらに、前記アナログデジタル変換部の基準電圧をシステムの伝送特性に応じて自動的に与えられるようにすることにより、

光モジュールおよび光ファイバーの変更を必要とすることなく、多重化する信号数を簡単に増やすことができるようにしたものである。

トを上げる必要があり、その場合、伝送レートに見合うスイッチング特性をもった光モジュール(OE素子)および光モジュールの発光波長に適した光ファイバーを用いる必要があった。

従って、多重化する信号数を増やすと、光モジュールおよび光ファイバーの選定をする必要があり、例えば同一システムで多重化信号を増やす場合、既設の光ファイバーも変更する必要が生じる欠点があった。さらに、受信側では、伝送レートの数倍速いクロックを用いるため、専用のゲートアレイの動作周波数がネックとなり容易に伝送レートを上げることができない欠点があった。

本発明の目的は、前記の欠点を除去することにより、光モジュールおよび光ファイバーの変更を必要とすることなく、多重化する信号数を簡単に増やすことができる光モジュール用電気信号多重化回路を提供することにある。

## 〔問題点を解決するための手段〕

本発明の光モジュール用多重化回路は、入力される電気信号を光信号に変換送信する発光部を

## 〔従来の技術〕

従来の光モジュールを用いた信号の多重化通信方式は、多重化するためのパラレルシリアル変換部と、多重化を復元するためのシリアルパラレル変換部とから構成されていた。また、パラレルシリアル変換部およびシリアルパラレル変換部は、専用のゲートアレイを用いており、ゲートアレイに与える基本クロックは、デジタル多重化通信の動作方式より、伝送レートの数倍速い周波数を使用していた。さらに多重化する信号数は専用ゲートアレイを用いているため固定されていた。

従って、多重化する信号数を増やす場合は、伝送レートを上げる必要があり、この場合伝送レートに適した光モジュール(OE素子)および光モジュールの発光波長に適した光ファイバーを選定し用いる必要があった。

## 〔発明が解決しようとする問題点〕

前述したように、従来の光モジュールを用いた信号多重化通信方式は、伝送路がデジタル信号のため、多重化の信号数を増やす場合、伝送レ

むデータ送信部と、受信した前記光信号を電気信号に変換出力する受光部を含むデータ受信部とを備えた光モジュール用電気信号多重化回路において、前記データ送信部は、送信される複数のデジタル送信信号をラッチする送信信号ラッチ部と、この送信信号ラッチ部でラッチされた複数のラッチ信号を組合せデジタル入力としてアナログ変換を行いアナログ出力信号を前記発光部に対して出力するデジタルアナログ変換部とを含み、前記データ受信部は、前記受光部で電気信号に変換出力されたアナログ受信信号をデジタル変換し複数のデジタル受信信号に復元化するアナログデジタル変換部を含むことを特徴とする。

また本発明は、前記本発明の光モジュール用多重化回路において、前記データ送信部は、基本クロック信号より前記送信信号ラッチ部に対する送信信号ラッチクロック信号と、前記デジタルアナログ変換部に対するピーク電圧信号とを発生出力するピーク電圧信号発生回路を含み、前記デジタルアナログ変換部は前記ピーク電圧信号を基

準電圧とする構成であり、前記データ受信部は、前記受光部からのアナログ受信信号のピーク値をホールドし前記アナログデジタル変換部に対して基準電圧として出力するピーク電圧ホールド部を含む構成であることができる。

#### 〔作用〕

データ送信部では、複数のデジタル送信信号を送信信号ラッチ部でラッチし、ラッチされた複数のラッチ信号をデジタルアナログ変換部（以下、DA変換部という。）で組合せデジタル入力としてアナログ変換を行いアナログ送信信号とし、発光部でその強度に応じた光信号に変換送信する。データ受信部では受信した前記光信号を受光部で電気的なアナログ受信信号に変換し、このアナログ受信信号をアナログデジタル変換部（以下、AD変換部という。）で複数のデジタル受信信号に復元化する。

この場合、前記DA変換部および前記AD変換部は、例えばデジタル信号が4ビットの場合には、16通りの組合せのデジタル信号に対応して

16段階の電圧値のアナログ信号が出力されるよう構成される。

従って、多重化する信号数を増やす場合には、前記DA変換部および前記AD変換部の分解能を上げるだけでよく、発光および受光素子ならびに光ファイバーは変更することなく既設のものを使用でき、簡単に多重化する信号数を増やすことが可能となる。

なお、この場合、前記AD変換部の基準電圧が固定の場合には、この基準電圧の算出に、発光素子の輝度のばらつきおよび受光素子の受光感度のばらつきならびに伝送路の光損失のばらつき等を考慮する必要があり、また伝送距離を変化させる場合は基準電圧を変更させる必要があり、融通性が問題となる。

そこで、データ送信部において、ピーク電圧信号発生回路により基本クロック信号から送信データラッチ部に対する送信データラッチクロック信号と前記DA変換部に対するピーク電圧信号とを発生させ、前記DA変換部で、複数のラッチ信号

と前記ピーク電圧信号とを組合せアナログ送信信号に変換する。そして、データ受信部において、ピーク電圧ホールド部により、受光部からのアナログ受信信号のピーク値をホールドし前記AD変換部の基準電圧として、デジタル変換を行う。

これにより、前記AD変換部の基準電圧は、発光および受光素子のばらつきならびに光ファイバーの光損失のばらつき等の加味されたものとなり、多重化する信号の数を増やしたり、または伝送距離を変更する場合に、前記AD変換部の基準電圧の設定を見直す必要をなくすることが可能となる。

#### 〔実施例〕

以下、本発明の実施例について図面を参照して説明する。

第1図は本発明の第一実施例のデータ送信部を示すブロック構成図および第2図は本第一実施例のデータ受信部を示すブロック構成図で、4ビットのデジタル信号を多重化する場合を示す。

第1図および第2図によると、本第一実施例は、入力される電気信号を光信号に変換送信する発光

部13を含むデータ送信部と、受信した前記光信号を電気信号に変換出力する受光部20を含むデータ受信部とを備えた光モジュール用電気信号多重化回路において、

前記データ送信部は、送信される複数のデジタル送信信号SD0、SD1、SD2およびSD3をラッチクロック信号LCLKによりラッチする送信信号ラッチ部11と、この送信信号ラッチ部11でラッチされた複数のラッチ信号LD0、LD1、LD2およびLD3を組合せデジタル入力としてアナログ変換を行い、アナログ送信信号SAを発光部13に対して出力するDA変換部12とを含み、前記データ受信部は、受光部20で電気信号に変換出力されたアナログ受信信号を入力し増幅を行いアナログ受信信号RAを出力する増幅部21と、アナログ受信信号RAを入力しデジタル変換し複数のデジタル受信信号RD0、RD1、RD2およびRD3に復元化するAD変換部22を含んでいる。

なお、第1図において、発光部13は、アナログ

送信信号SAを増幅する発光部ドライバ14と、電源 $V_{cc}$ に接続された電流調整用の抵抗15と、発光ダイオード(LED)16とを含んでいる。また、第2図において、受光部20は、電源 $V_{cc}$ に接続された電流調整用の抵抗23と、受光ダイオード(PD)24とを含み、増幅部21は、演算増幅器27と、その増幅度設定用の抵抗25および26とを含んでいる。

第3図および第4図はそれぞれDA変換部12およびAD変換部22の入出力特性図である。

DA変換部12は第3図に示すように、ラッチ信号LD0、LD1、LD2およびLD3のすべての組合せである16通りの組合せに対応して16段階の電圧値を有するアナログ送信信号SAが出力されるよう構成される。またAD変換部22は第4図に示すように、入力されるアナログ受信信号RAの16段階の電圧値に対応してデジタル受信信号RD0、RD1、RD2およびRD3の16通りの組合せが出力されるように構成される。

本発明の特徴は、第1図において、送信データ

ラッチ部11と、第3図に示す特性のDA変換部12とを設け、第2図において、第4図に示す特性のAD変換部22を設けたことにある。

次に、本第一実施例の動作について、第5図(a)および(b)ならびに第6図(a)および(b)に示すタイムチャートを参照して説明する。

ここで、第5図(a)は、送信信号ラッチ部11におけるラッチのタイムチャートを示し、第5図(b)はそれに対するDA変換部12におけるアナログ変換のタイムチャートを示す。また、第6図(a)はDA変換部22に入力されるアナログ受信信号RAのタイムチャートを示し、第6図(b)はそれに対するAD変換部22におけるデジタル変換のタイムチャートを示す。

第1図において、デジタル送信信号SD0、SD1、SD2およびSD3は、ラッチクロック信号LCLKの立ち上りで送信信号ラッチ部11でラッチされ、ラッチ信号LD0、LD1、LD2およびLD3を出力する。ラッチ信号LD0、LD1、LD2およびLD3は、DA変換部12でア

ナログ送信信号SAに変換される。

いま、第5図(a)に示すように、ラッチ信号LD0、LD1、LD2およびLD3がDA変換部12に入力されると、第5図(b)に示すように多重化されたアナログ出力信号SAが出力される。

発光部13では、アナログ送信信号SAの電圧に比例した輝度で発光ダイオード16を発光させ、光の強度により多重化した光信号を送信する。

第2図において、受光部20で光信号が検知されると、増幅部21で電気信号が増幅されアナログ受信信号RAが出力される。

いま、第6図(a)に示すアナログ受信信号RAがAD変換部22に入力されると、 $V_{ref}$ を基準電圧として、アナログ電圧がデジタル変換され、第6図(b)に示すデジタル受信信号RD0、RD1、RD2およびRD3が出力される。

以上の説明は、4ビットの多重化について述べたが、多重化する信号を増やす場合は、第1図の送信信号ラッチ部11の信号ラッチ数を増やし、DA変換部12の出力電圧幅を変えればよい。また受信

側では、第2図のAD変換部22の電圧分解能をあげれば良い。発光受光素子のスイッチング特性および光ファイバーの伝送波長は変わる必要がない。

第7図は本発明の第二実施例のデータ送信部を示すブロック構成図、および第8図は本第二実施例のデータ受信部を示すブロック構成図で、4ビットのデジタル信号を多重化する場合を示す。

本第二実施例は、第1図および第2図に示した第一実施例におけるAD変換部における基準電圧 $V_{ref}$ が固有であったものをシステムの伝送特性に応じて自動的に与えられるようにしたものである。

本第二実施例は、前記第一実施例において、前記データ送信部は、基本クロック信号SCLKより送信信号ラッチ部11に対する送信データラッチクロック信号LCLKと、DA変換部12に対するピーク電圧信号PKとを発生出力するピーク電圧信号発生回路17を含み、DA変換部12は第9図に示すように、ピーク電圧信号PKを基準電圧としてアナログ変換を行う構成であり、前記データ受信部は、受光部20からのアナログ受信信号RAの

ピーク値をホールドしAD変換部22に対して基準電圧 $V_{ref}$ として出力するピーク電圧ホールド部28を含み、DA変換部22は第10図に示すように、アナログ受信信号RAを複数のデジタル受信信号RD0、RD1、RD2およびRD3とピーク電圧信号PKとに復元化変換を行う構成である。

なお、第2図において、29はDA変換部22から出力されるピーク電圧信号PKに所定の遅延を与え遅延ピーク電圧信号DPKを出力するクロック遅延部、ならびに30は複数のデジタル受信信号を入力し遅延ピーク電圧信号DPKにより複数のデジタル出力信号に復元化する受信データ出力制御部である。

本発明の特徴は、第7図において、送信データラッチ部11と、第9図の特性を有するDA変換部12と、ピーク電圧信号発生部17とを設け、第8図において、第10図に示す特性のAD変換部22と、ピーク電圧ホールド部28とを設けたことにある。

次に、本第二実施例の動作について、第11図(a)および(b)、ならびに第12図(a)および(b)に示すタイ

ムチャートを参照して説明する。

ここで、第11図(a)は、送信信号ラッチ部11におけるラッチ、ならびにピーク電圧信号発生回路17におけるラッチクロック信号LCLKおよびピーク電圧信号PKの発生のタイムチャートを示し、第11図(b)はそれに対するDA変換部12におけるアナログ変換のタイムチャートを示す。また、第12図(a)はDA変換部22に入力されるアナログ受信信号RAおよび基準電圧 $V_{ref}$ のタイムチャートを示し、第12図(b)はそれに対するAD変換部22におけるデジタル変換のタイムチャートを示す。

第7図において、ピーク電圧信号発生部17より、基本クロック信号SCLKをもとに、送信信号ラッチクロック信号LCLKおよびピーク電圧信号PKが出力される。第11図(a)に示すように、送信データラッチクロック信号LCLKとピーク電圧信号PKとは、基本クロック信号SCLKを2分周したタイミングで発生される。また、送信信号ラッチ部11は、ディジタル送信信号SD0、SD1、SD2およびSD3を送信信号ラッチクロック信

号LCLKのタイミング(第11図(a)の例では立ち上りエッジ)でラッチし、ラッチ信号LD0、LD1、LD2およびLD3を出力する。

ラッチ信号LD0、LD1、LD2およびLD3とピーク電圧信号PKとは、第9図の対応に従いアナログ送信信号SAに変換される。アナログ送信信号SAは、ラッチ信号LD0、LD1、LD2およびLD3、ならびにピーク電圧信号PKの組合せにより17段階の出力形式となっている。

いま、第11図(a)に示すように、ラッチ信号SD0、SD1、SD2およびSD3、ならびにピーク電圧信号PKがDA変換部12に入力されると、第11図(b)に示すように多重化されたアナログ出力信号SAが出力される。

発光部13では、アナログ送信信号SAの電圧に比例した輝度で発光ダイオード16を発光させ、光の強度により多重化した光信号を送信する。

第8図において、受光部20で、光信号が検知されると受光ダイオード14で光信号を電気信号に変換し、増幅部21で電気信号が増幅され、アナログ

受信信号RAが出力される。

アナログ受信信号RAはピーク電圧ホールド部28に入力される。ピーク電圧ホールド部28はピークホールド回路で構成されており、第12図(a)に示すように、入力されたアナログ受信信号RAのピークホールド値を基準電圧 $V_{ref}$ として出力する。

AD変換部22は、ピーク電圧ホールド部28から出力される基準電圧 $V_{ref}$ によりアナログ受信信号RAをディジタル変換する。AD変換部22から出力されるディジタル受信信号RD0、RD1、RD2およびRD3ならびにピーク信号PKは、第10図で示されるアナログ受信信号RAの17段階に対応した組合せ信号が出力される。

ディジタル受信信号RD0、RD1、RD2およびRD3は受信データ出力制御部30に入力される。ピーク信号PKはクロック遅延部15により遅延され、遅延ピーク信号PKDが受信データ出力制御部29に入力される。第12図(b)に示すように、ディジタル受信信号RD0、RD1、RD2およびRD3は遅延ピーク信号PKDの立ち下がりでサン

ブルされ、ディジタル受信出力信号OUT0、OUT1、OUT2およびOUT3として多重化復元され出力される。

本第二実施例によると、第12図(a)で示すようにアナログ受信信号RAと基準電圧 $V_{rr}$ とは連動して変化するため、発光素子の輝度のばらつきおよび劣化による輝度の低下また受光素子の受光感度のばらつき、また伝送路として使用する光ファイバーの損失のばらつきおよび伝送路延長による損失の増加等、受光側における光強度の変化の影響を受けることなく、信号の多重化および復元を行うことができる。

#### 〔発明の効果〕

以上説明したように本発明は、第一実施例に示すように、ディジタル送信信号をアナログ変換し、光の強度で多重化し、受信側では光の強度をアナログ受信信号に変換しディジタル変換することにより多重化復元が可能である。従って、多重化する信号数を増やす場合は、DA変換部およびAD変換部の分解能を上げるだけでよく、発光素子、

受光素子および光ファイバーは変更することなく、既設のものを使用できる効果がある。

さらに、本発明は第二実施例に示すように、送信側において、信号を多重化する際にピーク電圧を示す信号を時分割で送信し、受信側においてピーク電圧ホールド回路によりピーク電圧をホールドし、ピーク電圧値を多重化復元の基準電圧とすることにより、回路を設計する際のDA変換部の基準電圧の設定において、発光素子の輝度のばらつき、受光素子の感度のばらつきおよび光ファイバーの損失のばらつきを考慮する必要がなく、また伝送距離を変化させる際にも、標準電圧値を変更する必要もなくなる。これにより、標準電圧が固定の場合に比べて多重する信号を増やすことがより簡単になる効果がある。

#### 4. 図面の簡単な説明

第1図は本発明の第一実施例のデータ送信部を示すブロック構成図。

第2図はそのデータ受信部を示すブロック構成

図。

第3図はそのDA変換部の入出力特性図。

第4図はそのAD変換部の入出力特性図。

第5図(a)および(b)はそのデータ送信部の動作を示すタイムチャート。

第6図(a)および(b)はそのデータ受信部の動作を示すタイムチャート。

第7図は本発明の第二実施例のデータ送信部を示すブロック構成図。

第8図はそのデータ受信部を示すブロック構成図。

第9図はそのDA変換部の入出力特性図。

第10図はそのAD変換部の入出力特性図。

第11図(a)および(b)はそのデータ送信部の動作を示すタイムチャート。


第12図(a)および(b)はそのデータ受信部の動作を示すタイムチャート。

11…送信信号ラッチ部、12…DA変換部、13…発光部、14…発光部ドライバ、15、23、25、26…抵抗、16…発光ダイオード、17…ピーク電圧信号

発生部、20…受光部、21…増幅部、22…AD変換部、24…受光ダイオード、27…演算増幅器、28…ピーク電圧ホールド部、29…クロック遅延部、30…受信データ出力制御部、LD0、LD1、LD2、LD3…ラッチ信号、LCLK…送信信号ラッチクロック信号、OUT0、OUT1、OUT2、OUT3…ディジタル受信出力信号、PK…ピーク電圧信号、PKD…遅延ピーク電圧信号、RA…アナログ受信信号、RD0、RD1、RD2、RD3…ディジタル受信信号、SA…アナログ送信信号、SCLK…基本クロック信号、SD0、SD1、SD2、SD3…ディジタル送信信号、 $V_{rr}$ …基準電圧。

特許出願人 日本電気株式会社

代理人 弁理士 井出直孝




(a)



(b)

第一実施例（多重化特性）

第 5 図



(a)



(b)

第一実施例（多重化復元特性）

第 6 図



